Thiết kế và mô phỏng bộ nhớ SRAM 32×32 theo công nghệ 90NMTác giả:
Thiết kế và mô phỏng bộ nhớ SRAM 32×32 theo công nghệ 90NM: Đồ án tốt nghiệp ngành Công nghệ kỹ thuật điện tử- viễn thông/ Nguyễn Thành Trung, Ngô Minh Nhật; Phan Văn Ca (Giảng viên hướng dẫn)--TP. Hồ Chí Minh: Trường đại học Sư phạm Kỹ thuật TP. Hồ Chí Minh, 2024
Call no.: KĐĐ-41 621.397 N573-T871
Thiết kế và mô phỏng mảng ổ nhớ 6T Sram 64BIT dùng công nghệ 90nm trên Virtuoso CadenceTác giả:
Thiết kế và mô phỏng mảng ổ nhớ 6T Sram 64BIT dùng công nghệ 90nm trên Virtuoso Cadence: Đồ án tốt nghiệp ngành Công nghệ kỹ thuật Điện tử, Viễn thông/ Nguyễn Xuân Hồng, Trần Xuân Tiên; Lê Minh Thành (Giảng viên hướng dẫn)--Tp. Hồ Chí Minh: Đại học Sư phạm Kỹ thuật Tp. Hồ Chí Minh, 2023
Call no.: KĐĐ-41 621.397 N573-H772
Energy-efficient sram design with column based encodingTác giả: Nguyen Ba Trung, Nguyen Huu Son Tung
Energy-efficient sram design with column based encoding. Graduation project major computer engineering technology. Advisor: Vo Minh Huan. Student ID: Nguyen Ba Trung, Nguyen Huu Son Tung. Ho Chi Minh city university of technology and education, 2025.
Design simulation and layout analysis of 6T sram circuit using TSMC 16nm technology with synopsys toolsTác giả:
Design simulation and layout analysis of 6T sram circuit using TSMC 16nm technology with synopsys tools: Graduation thesis of Computer engineering technology/ Nguyen Thi Lam Truc; Pham Van Khoa (Advisor). -- Ho Chi Minh City: Ho Chi Minh City University of technology and education, 2024
Call no. : KMT-19 621.397 N573-T865
Low power sram with MT-Cmos and gating techniquesTác giả: Do Duy Tan, Ngo Duy Loc, Nguyen Hieu Minh
Low power sram with MT-Cmos and gating techniques. Graduation Project major computer engineering technology. Advisor: Do Duy Tan. Students: Ngo Duy Loc, Nguyen Hieu Minh. Ho Chi Minh City University of Technology and Education, 2025
Analysis processing - in - memory on sramTác giả:
Analysis processing - in - memory on sram: Graduation project of Electronics and communications engineering technology/ Vu Thanh Trung; Pham Van Khoa (Advisor). -- Ho Chi Minh City: Ho Chi Minh City University of technology and education, 2024
Call no. : KĐĐ-41 621.397 V986-T871
Thiết kế ô nhớ Sram 10T dùng cổng đảo Schmitt triggerTác giả:
Thiết kế ô nhớ Sram 10T dùng cổng đảo Schmitt trigger: Đồ án tốt nghiệp ngành Công nghệ kỹ thuật điện tử, viễn thông/ Hà Thanh Đức, Lê Thanh Hải; Phạm Ngọc Sơn (Giảng viên hướng dẫn)--TP. Hồ Chí Minh: Trường đại học Sư phạm Kỹ thuật TP. Hồ Chí Minh, 2024
Call no.: KĐĐ-41 621.397 H111-Đ822
Thiết kế và đánh giá hiệu năng của SRAM tính toán trên bộ nhớTác giả:
Thiết kế và đánh giá hiệu năng của SRAM tính toán trên bộ nhớ: Đồ án tốt nghiệp ngành Công nghệ kỹ thuật máy tính/ Hoàng Đức Huy, Bùi Tuấn Khương; Phạm Văn Khoa (Giảng viên hướng dẫn). -- TP. Hồ Chí Minh: Trường Đại học Sư phạm Kỹ thuật TP. Hồ Chí Minh, 2024
Call no. : KMT-19 621.397 H678-H987
Research and implementation of low-power 6T sram designs using 90nm CMOS technology in cadence virtuosoTác giả:
Research and implementation of low-power 6T sram designs using 90nm CMOS technology in cadence virtuoso: Graduation thesis of Computer engineering technology/ Le Trong Hoang, Tran Nguyen Anh Khoa; Truong Ngoc Son (Advisor). -- Ho Chi Minh City: Ho Chi Minh City University of technology and education, 2024
Call no. : KMT-19 621.397 L433-H678
Bài giảng Kỹ thuật Vi xử lý: Chương 4 - Hồ Viết Việt
Bài giảng Kỹ thuật Vi xử lý - Chương 4 gồm có những nội nội dung chủ yếu sau: Phân loại bộ nhớ bán dẫn, hoạt động của các chip EPROM, hoạt động của các chip SRAM, bus hệ thống của hệ vi xử lý 8088, bài toán thiết kế bộ nhớ. Mời các bạn cùng tham khảo.
A Soft Error Tolerant SRAM Design in 130NM CMOS Technology
Soft error is a great concern for microelectronics circuits today. With the advanced development i n CMOS technologies, VLSI circuits are becoming more sensitive to external noise sources, especially radiation particle strikes, which are the cause of soft error. Soft errors are random and do not cause the permanent failure. However, it causes the corruption of stored information, which could turn to the failure in functionality of the circuits.
THIẾT KẾ VÀ THỰC HIỆN SRAM IP CORE TRÊN HỆ THỐNG NHÚNG FPGA
Mục đích chính của đề tài này là nghiên cứu việc lập trình cho FPGA dựa trên các ngôn ngữ mô tả phần cứng (HDL), kiểm nghiệm kết quả dựa trên các công cụ mô phỏng (Simulation Tools),và cuối cùng là cho thi hành trên Kit thực hành FPGA Spartan3 của hãng Xilinx,.Cụ thể ở đề tài là xây dựng một bộ điều khiển SRAM (SRAM Controller) trên nền FPGA, thực thi việc giao tiếp giữa SRAM với hệ thống Vi xử lý...
